FPGA信号发生器.docx
- 文档编号:25414211
- 上传时间:2023-06-08
- 格式:DOCX
- 页数:25
- 大小:44.91KB
FPGA信号发生器.docx
《FPGA信号发生器.docx》由会员分享,可在线阅读,更多相关《FPGA信号发生器.docx(25页珍藏版)》请在冰豆网上搜索。
FPGA信号发生器
毕业论文(设计)任务书
院(系):
光电学院
姓名
学号
毕业
届别
2012
专业
电子信息工程
毕业论文(设计)题目
基于FPGA的函数信号发生器设计
指导教师
学历
职称
所学专业
具体要求:
主要内容:
介绍了一种由FPGA设计完成的函数信号发生器;较详细的阐述了本设计的设计原理以及硬件设计特点;并创新地实现了上位机软件控制输出信号各项参数的功能。
基本要求:
着重培养学生解决实际问题的能力,初步理论研究的能力,查阅文献资料、调查收集信息的能力,独立思考,认真钻研,提出方案并论证方案的能力,设计、计算、绘图能力,开展社会调查,进行综合概括的能力和实验仪器设备的安装、调整与测试的能力,包括实验数据分析与处理的能力,外文阅读、计算机应用能力,撰写实验报告、设计说明书、技术总结和论文的能力,语言表达、思辨能力。
进度安排:
4-5周:
查找、浏览阅读、翻译文献。
5-6周:
素材加工,系统分析。
6-7周:
撰写论文大纲。
7-9周:
撰写论文。
10周:
论文修改完善。
11-12周:
定稿,打印论文,准备答辩。
指导教师(签字):
年月日
院(系)意见:
教学院长(主任)(签字):
年月日
备注:
[摘要]本系统设计使用AlteraFPGA提供的EP2C35为主控制器,完成了基于FPGA的函数信号发生器的设计。
本文首先叙述了系统各模块的设计过程,包括利用DSPBulider设计DDS信号产生模块的方法,通过Altera的设计工具QuartusII对函数信号发生器进行电路设计的过程;最后进行了硬件设计和调试,包括D/A转换模块、电平转换控制模块、串口通信模块。
通过测试,本设计系统性能良好,各项指标均能较好地完成设计要求,并创新地实现了使用PC机上位机软件控制输出信号各项参数的功能。
[关键词]可编程门阵列;函数信号发生器;DDS;DSPBulider
[Abstract]ThesystemdesignusesAlteraFPGAsprovidetheEP2C35themaincontroller,FPGA-basedSignalGeneratordesign.Thispaperfirstdescribesthevariousmodulesofthesystemdesignprocess,includingtheDDSsignalgeneratormoduleoftheDSPBuliderdesignmethods,designtoolsthroughAltera'sQuartusIIfunctionsignalgeneratorcircuitdesignprocess;hardwaredesignanddebugging,includingtheD/Aconvertermodule,levelshifting,thecontrolmodule,theserialcommunicationmodule.Passthetest,thesystemperformanceofthedesignoftheindicatorscancompletethedesignrequirements,andinnovationtouseaPChostcomputersoftwarecontrolstheoutputwaveformofvariousparametersofthefunction.
[Keywords]FPGA,FunctionGenerator,DDS;DSPBulider;
2.1频率合成技术……………………………………………………………………………6
2.2DDS的原理及性能特点…………………………………………………………………9
2.2.1DDS的基本原理....………………………………………………………………….9
2.2.2DDS的优点....………………………………………………………………………11
2.2.3DDS的缺点………………………………………………………………………….12
3.1FPGA及其开发环境简介……………………………………………………………..20
3.1.1现场可编程门阵列(FPGA)简介……………………………………………...22
3.1.2QuartusII8.0集成开发环境………………………………………………………
3.1.3Verilog-HDL语言简介……………………………………………………………25
3.1.4FPGA开发流程……………………………………………………………………….25
3.2DSPBulider简介及开发流程……………………………………………………………
3.2.1DSPBulider简介………………………………………………………………………
3.2.2DSPBulider开发流程…………………………………………………………………
3.3DSPBulider设计DDS信号发生模块……………………………………………………
3.4QuartusII中设计DDS信号控制模块……………………………………………………
3.4.1DDS控制模块……………………………………………………………………………
3.4.2串口通信模块…………………………………………………………………………
1绪论
1.1设计背景
直接数字频率合成(DirectDigitalSynthesizer)技术是一种新的全数字的频率合成原理,它从相位的角度出发直接合成所需信号。
这种技术由美国学者J.Tiercy,M.Rader和B.Gold于1971年首次提出,但限于当时的技术和工艺水平,DDS技术仅仅在理论上进行了一些探讨,而没有应用到实际中去。
近30年来,随着超大规模集成、现场可编程门阵列(FieldProgrammableGateArray)、复杂可编程器件(ComplexprogrammableLogicDevice)等技术的出现以及对DDS理论上的进一步探讨,使得DDS技术得到了飞速的发展。
它已广泛应用于通讯、雷达、遥控测试、电子对抗、以及现代化的仪器仪表工业等许多领域。
信号发生器即通常所说的信号发生器是一种常用的信号源,和示波器、电压表、频率计等仪器一样是最普遍、最基本也是应用最广泛的的电子仪器之一,几乎所有电参量的测量都要用到信号发生器。
不论是在生产还是在科研与教学上,信号发生器都是电子工程师信号仿真试验的最佳工具。
1.2国内外信号发生器发展现状
1.2.1信号发生器的发展现状
信号发生器是能够产生大量的标准信号和用户定义信号,并保证高精度、高稳定性、可重复性和易操作性的电子仪器。
信号发生器具有连续的相位变换、和频率稳定性等优点,不仅可以模拟各种复杂信号,还可对频率、幅值、相移、信号进行动态、及时的控制,并能够与其它仪器进行通讯,组成自动测试系统,因此被广泛用于自动控制系统、震动激励、通讯和仪器仪表领域。
在70年代前,信号发生器多采用模拟电子技术,而且模拟器件构成的电路存在着尺寸大、价格贵、功耗大等缺点,并且要产生较为复杂的信号信号,则电路结构非常复杂。
在70年代后,微处理器的出现,可以利用处理器、A/D和D/A,硬件和软件使信号发生器的功能扩大,产生更加复杂的信号。
这时期的信号发生器多以软件为主,实质是采用微处理器对DAC的程序控制,就可以得到各种简单的信号。
90年代末,出现几种真正高性能、高价格的信号发生器、但是HP公司推出了型号为HP770S的信号模拟装置系统,它由HP8770A任意信号数字化和HP1776A信号发生软件组成。
HP8770A实际上也只能产生8种信号,而且价格昂贵。
到了二十一世纪,随着集成电路技术的高速发展,出现了多种工作频率可过GHz的DDS芯片,同时也推动了信号发生器的发展,2003年,Agilent的产品33220A能够产生17种信号,最高频率可达到20M,2005年的产品N6030A能够产生高达500MHz的频率,采样的频率可达1.25GHz。
1.2.2研究信号发生器的目的及意义
随着现代电子技术的飞速发展,现代电子测量工作对信号发生器的性能提出了更高的要求,不仅要求能产生正弦波、方波等信号,还能根据需要产生任意信号,且操作方便,输出信号质量好,输出频率范围宽,出频率稳定度、准确度及分辨率高,频率转换速度快且频率转换时输出信号相位连续等。
而传统信号发生器采用专用芯片,成本高,控制方式不灵活,已经越来越不能满足现代电测量的需要。
可见,为适应现代电子技术的不断发展和市场要求,研究制作高性能的任意信号发生器十分有必要,而且意义重大。
1.3本文研究主要内容
本论文的主要内容如下:
1.对DDS的原理、特点及输出特性进行研究、分析;
2.根据DDS原理和特点,利用FPGA开发DDS模块
3.利用QuartusII和ModelSim软件对DDS信号发生器进行功能仿
真并对仿真结果进行分析。
4.本次设计要求利用FPGA设计DDS信号发生器,利用QuartusII
和Modelsim软件对信号发生器进行电路设计功能仿真,并对仿真结
果进行分析。
量化的技术指标:
(1)能够输出典型的方波,三角波,正弦波。
(2)输出量化位数:
8位
(3)输出频率≤2MHz
2DDS信号发生器理论介绍
2.1频率合成技术
2.1.1频率合成技术的分类
目前频率合成主要有三种方法:
直接模拟合成法(DirectsimulationFrequeneysynthesis)、锁相环合成法(Phase-lockedloopFrequeneysynthesis)和直接数字合成法(DireetDigitalFrequeneySynthesis)。
直接模拟合成法利用倍频、分频、混频及滤波,从单一或几个参数频率中产生多个所需频率。
直接频率合成中,基准信号通过脉冲形成电路,产生谐波丰富的窄脉冲。
该方法频率转换时间短,用这种方法合成的频率范围将受到限制,更重要的是由于采用大量的倍频,混频,分频,滤波等装置,使得频率合成器不仅带来了庞大的体积和重量,而且输出的谐波,噪声及寄生频率都难以抑制,目前己基本不被采用。
锁相环合成法通过锁相环完成频率的加、减、乘、除运算。
该方法结构简单、便于集成,且频谱纯度高,目前使用比较广泛,但存在高分辨率和快转换速度之间的矛盾,一般只能用于小步进频率合成技术中。
直接式频率合成的输出信号有相干和非相干两种,可达微秒、亚微秒级的频率切换速度直接式频率合成技术的主要特色,相噪低也是它的优点。
但直接式频率合成器电路结构复杂,体积大,成本较高,研制调试一般比较困难,由于采用了大量的混频、滤波电路,直接式频综很难抑制因非线性而引入的杂波干扰,因而难以达到较高的杂波抑制度。
频率合成技术是指以一个或者多个高精确度和高稳定度的频率参考信号源为基准,在某一频段内,综合产生多个工作频率点的技术。
频率合成技术是产生频率源的一种现代化手段,在通信、雷达、导航、广播电视、电子侦察、电子干扰与反干扰及现代仪器仪表中有着广泛的应用。
依据频率合成原理制成的频率源称为频率合成器。
对频率合成器的基本要求是既要合成所需频率,又要保证信号的纯净。
综合来看,衡量频率合成器的主要性能指标有:
(1)输出频率范围指的是输出的最小频率和最大频率之间的变化范围。
(2)频率稳定度频率稳定度是指在规定的时间间隔内,频率合成器的实际输出频率与频率标定值偏差的数值,可分为长期、短期和瞬时稳定度。
(3)频率分辨率频率合成器的输出频谱通常是不连续的。
频率分辨率指两个输出频率之间的最小间隔。
(4)频率切换时间频率切换时间指频率合成器输出频率由一个频率点切换到另一个频率点并达到稳定工作所需的时间。
该指标与频率合成所采用的技术紧密关联。
(5)频谱纯度频率合成技术中常常提到的一个指标就是频谱纯度,频谱纯度以杂散分量和相位噪声来衡量。
杂散又称寄生信号,分为谐波分量和非谐波分量,主要由频率合成过程中的非线性失真产生,也有频率合成器内外干扰的影响,还与频率合成方式有关;相位噪声是瞬间频率稳定度的频域表示,在频谱上表现为主谱两边连续噪声边带。
频谱纯度是衡量频率合成器质量的一个重要指标。
(6)调制性能调制性能是指频率合成器的输出是否具有调幅、调频、调相、幅移键控、频移键控、相移键控、扫频、猝发等功能。
DDS不仅可以产生正弦波同时也可以产生任意波,这是其他频率合成方式所没有的。
任意波在各个领域特别是在测量测试领域有着广泛的应用。
通过DDS这种方法产生任意波是一种简单、低成本的方法,通过增加信号点数可以使输出达到很高的精度,这都是其他方法所无法比拟的。
自80年代以来各国都在研制DDS产品,并广泛的应用于各个领域。
其中以AD公司的产品比较有代表性。
如AD7008、AD9850、AD9854、AD9852、AD9858等。
其系统时钟频率从3OMHz到300MHz不等,其中的AD9858系统时钟更是达到了1GHz。
这些芯片还具有调制功能。
如AD70OS可以产生正交调制信号,而AD9852也可以产生FSK、PSK、线性调频以及幅度调制的信号。
这些芯片集成度高内部都集成了D/A转换器,精度最高可达12bit。
同时都采用了一些优化设计来提高性能。
运用DDS技术生产的DDS任意波型信号发生器是较新的一类信号源,并且已经广泛投入使用。
它不仅能产生传统函数信号发生器能产生的正弦波、方波、三角波、锯齿波,还可以产生任意编辑的信号。
由于DDS的自身特点,还可以很容易的产生一些数字调制信号,如FSK、PSK等。
一些高端的信号发生器甚至可以产生通讯信号。
同时输出信号的频率辨率、频率精度等指标也有很大的提高。
除了在仪器中的应用外,DDS在通信系统和雷达系统中也有很重要的用途。
通过DDS可以比较容易的产生一些通信中常用的调制信号如:
频移键控(FSK)、二进制相移键控(BPsK)和正交相移键控(QPSK)。
DDS可以产生两路相位严格正交的信号,在正交调制和解调中的到广泛应用,是一种很好的本振源。
在雷达中通过DDS和PLL相结合可以产生毫米波线性调频信号,DDS移相精度高、频率捷变快和发射信号可捷变等优点在雷达系统中也可以得到很好的发挥。
2.2DDS的原理及性能特点
2.2.1DDS的基本原理
DDS一般由相位累加器、信号查找表、数模转换器及低通滤波器组成,结构框图如下图1所示。
其基本原理就是将信号数据先存储起来,然后在频率控制字的作用下,通过相位累加器从存储器中读出信号数据,最后经过数/模转换和低通滤波后输出频率合成。
这种频率合成方法可以获得高精度频率和相位分辨率、快速频率转换时间和低相位噪声的频率信号,而且结构简单集成度高。
图1:
DDS原理图
工作原理:
每个时钟脉冲,加法器就将频率控制字K与累加器输出的累加相位数据相加,把相加后的结果送至累加寄存器的数据输入端。
累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端,以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。
这样,相位累加器在时钟脉冲作用下,不断地对频率控制字进行线性相位累加。
由此可以看出,相位累加器在每一个时钟脉冲输入时,把频率控制字累加一次,相位累加器输出的数据就是合成信号的相位,相位累加器溢出的频率就是DDS的输出的信号频率。
用相位累加器输出的数据作为信号存储器(ROM)的相位取样地址,这样就可把存储在信号存储器内的信号抽样值(二进制编码)经查找表查出,完成相位到幅值的转换。
由于DDS的模块化结构,其输出信号由信号查找表中的数据来决定,因此,只需改变查找表中的数据,就能很方便地利用DDS产生正弦波、方波、三角波等任意信号。
2.2.2DDS的优点
(l)输出频率相对带宽较宽
输出频率带宽为50%fs(理论值),但考虑到低通滤波器的特性和设计难度以及对输出信号的散杂抑制,实际输出带宽仍可达到40%fs。
(2)频率转换时间短
DDS是一个开环系统,无任何反馈环节这种结构使得DDS的频率转换时间极短。
事实上,在DDS频率控制字改变之后,需经过一个时钟周期后按照新的相位增量累加,才能实现频率的转换。
因此,频率时间等于频率控制字的传输时间,也就是一个时钟周期的时间。
时钟频率越高,转换时间越短。
DDS的转换时间可达纳微秒级数量级,比使用其他的频率合成方法都要短数个数量级。
(3)频率分辨率高
若时钟fs的频率不变,DDS的频率分辨率就是由相位累加器的位数N决定。
只要增加相位累加器的位数N即可获得任意小的频率分辨率。
目前,大多数DDS的分辨率在1Hz数量级,许多小于1mHz甚至更小。
(4)相位变化连续
改变DDS输出频率,实际上改变的是每一个时钟周期的相位增量,相位函数的曲线是连续的,只是在改变频率的瞬间其频率发生了突变,因而保持了信号相位的连续。
(5)输出信号的灵活性
只要在DDS内部加上相应控制如调频控制FM,调相控制PM和调幅控制AM即可以方便灵活实现调频,调频和调幅等功能,产生FSK,PSK,ASK,MSK等信号。
另外,只要在DDS的信号存储器存放不同信号数据,就可以实现各种信号的输出,如三角波,锯齿波和矩形波甚至是任意信号。
当DDS的信号存储器分别存放正弦和余弦函数表时,即可得到正交的两路输出。
(6)其他优点
由于DDS中几乎所有部件都属于数字电路,易于集成,功耗低,体积小,重量轻,可靠性高,且易于程控,使用相当灵活,因此性价比极高。
2.2.3DDS的缺点
(l)输出带宽范围有限
由于DDS内部DAC和信号存储器(ROM)的工作速度有限,使得DDS输出的最高频率有限。
目前市场上采用CMOS,TTL,EcL,工艺制作的DDS芯片,工作频率一般在几十MHz至400MHz左右。
采用GaAS工艺的DDS芯片工作频率可达2GHz以上。
(2)输出散杂大
由于DDS采用全数字结构,不可避免地引入了散杂。
其来源主要由三个:
相位累加器相位舍入误差造成的散杂;幅度量化误差造成的散杂和DAC非理想特性造成的散杂。
3DDS信号发生器的FPGA实现
3.1FPGA及其开发环境简介
3.1.1现场可编程门阵列(FPGA)简介
FPGA(FieldProgrammableGateArray)即现场可编程门阵列,它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。
FPGA的使用非常灵活,同一片FPGA通过不同的编程数据可以产生不同的电路功能。
FPGA在通信、数据处理、网络、仪器、工业控制、军事和航空航天等众多领域得到了广泛应用。
随着功耗和成本的进一步降低,FPGA还将进入更多的应用领域。
FPGA的基本组成部分有可编程输入/输出单元、基本可编程逻辑单元、嵌入式RAM块、丰富的布线资源、底层嵌入功能单元等。
(1)可编程输入输出单元
可编程输入输出单元(IOE)是芯片和外界电路的接口部分,完成不同电气特性下对输入/输出信号的驱动与匹配需要。
为了使FPGA有更灵活的应用,目前大多数FPGA的I/O单元被设计成可编程模式,通过软件的灵活配置,可以适配不同的电气标准和物理特性,调整匹配阻抗特性、上下拉电阻、输出驱动电流大小等。
一般来说,FPGA支持的常见电气标准有LVTTL、LVCOMS、SSTL、HSTL、LVDS、LVPECL和PCI等。
(2)基本可编程逻辑单元
基本可编程逻辑单元(LE)是可编程逻辑器件的主体,可以根据设计灵活地改变其内部连接与配置,完成不同的逻辑功能。
每个LE包含了一个4输入的查找表(LUT)、一个带有同步使能的可编程触发器一个进位链和一个级联链。
查找表完成纯组合逻辑功能;寄存器配置相当灵活,可配置为带同/异步复位/置位、时钟使能的触发器或者配置为锁存器。
(3)嵌入式RAM块
大多数FPGA都有内嵌的块RAM(BlockRAM)。
FPGA内部嵌入可编程RAM模块,大大地拓展了FPGA的应用范围和使用灵活性。
在本文中实现的过程中,块RAM是设计不可或缺的资源,内部RAM的使用节省了片外器件,从而节省了系统成本。
FPGA内嵌的块RAM一般可以灵活配置为单端口RAM(SinglePortRAM)、双端口RAM(DoublePortsRAM)、伪双端口RAM(PseudoDPRAM)、CAM(ContentAdderssableMemory)、FIFO(FirstInFirstOut)等常用存储结构。
(4)布线资源
布线资源连通FPGA内部所有单元,连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。
FPGA内部有着非常丰富的布线资源,这些布线资源根据工艺、长度、宽度和分布位置的不同而不同的等级,有一些是全局性的专用布线资源,用以完成器件内部的全局时钟和全局复位/置位的布线;一些叫做长线资源,用以完成器件Bank间的一些高速信号和一些第二全局时钟信号的布线,也称为LowSkew信号的布线;还有一些叫做短线资源,用以完成基本逻辑单元之间的逻辑互联与布线。
(5)底层嵌入功能单元
这里所说的底层嵌入功能单元指的是那些通用程度较高的嵌入式功能模块,比如PLL、DSP、CPU等,随着FPGA的发展,这些功能模块被越来越多的嵌入到FPGA内部,以满足不同场合的要求。
在本设计中,选用的FPGA是Altera公司的CycloneII系列的EP2C5Q208。
CycloneII是Altera公司Cyclone系列的第二代产品,由于采用了低K介质的90nm工艺制造,从而将产品成本降低30%,同时将逻辑密度提升3倍。
另外,CycloneII系列的FPGA采用了1.2V的内核电压,将功耗降到了非常低的范围。
3.1.2QuartusII8.0集成开发环境
QuartusII软件是Altera的综合开发工具,它集成了Altera的FPGA/CPLD开发流程中所涉及的所有工具和第三方软件接口。
QuartusII8.0版本几乎支持Altera现行的所有FPGA,在该集成开发环境中可以实现电路的设计、综合、适配到最后形成下载文件以及在线配置FPGA,还能对电路进行功能仿真,对适配后形成的最终电路进行时序仿真。
也就是说只要有了QuartusII这个集成开发环境,就基本上可以完成Altera公司FPGA开发过程中的所有工作。
另外,为了方便设计,QuartusII还提供了免费LPM模块供用户调用,如计数器、存储器、加法器、乘法器等。
除了这些免费的LPM模块外,Altera公司还开发了有偿IP核提供给有需要的用户使用。
这些LPM模块和IP核都大大简化了设计过程,缩短了开发周期。
QuartusII8.0支持多种输入方式,常用的有:
(1)原理图输入:
这种方法最直观,适合顶层电路的设计;
(2)硬件描述语言输入:
包括AHDL、VHDL及VerilogHDL输入。
采用硬件描述语言的优点易于使用自顶向下的设计方法、易于模块规划和复用、移植性强、通用性好。
(3)网表输入:
对于在其他软件系统上设计的电路,可以采用这种设计方法,而不必重新输入,QuartusII支持的网表文件包括EDIF、VHDL及Verilog等格式。
这种方法的优点是可以充分利用现
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA 信号发生器