ADC部分分析.ppt
- 文档编号:2643667
- 上传时间:2022-11-04
- 格式:PPT
- 页数:34
- 大小:1.31MB
ADC部分分析.ppt
《ADC部分分析.ppt》由会员分享,可在线阅读,更多相关《ADC部分分析.ppt(34页珍藏版)》请在冰豆网上搜索。
(1)A/D转换器的主要技术指标转换器的主要技术指标分辨率分辨率精度(误差)指标精度(误差)指标(a)量化误差;量化误差;(b)零误差;零误差;(c)满量程误差;满量程误差;(d)线性误差。
线性误差。
转换时间转换时间lADC的分辨率是指的分辨率是指ADC的的输出数码输出数码变化一个变化一个LSB时,时,输入模拟量输入模拟量的的“最小变化量最小变化量”。
当输入当输入模拟量的变化比这个模拟量的变化比这个“最小变化量最小变化量”再小时,则再小时,则不能引起输出数字量的变化。
不能引起输出数字量的变化。
显然显然ADC的分辨率的分辨率是对微小变化模拟量的分辨能力。
是对微小变化模拟量的分辨能力。
l分辨率主要由分辨率主要由ADC的位数的位数(指输出数字量的位数)(指输出数字量的位数)决定,也与输入满量程有一定关系。
决定,也与输入满量程有一定关系。
l例如一个输入满量程为例如一个输入满量程为010V、10位的位的ADC,其,其最小变化量为:
最小变化量为:
10V/210=10V/102410mV。
LeastSignificantBit最低有效位最低有效位分辨率分辨率分辨率分辨率l若位数增加到若位数增加到12位,则该位,则该ADC的最小变化量为:
的最小变化量为:
10V/212=10V/40962.5mV。
所以,对所以,对N位的位的ADC,其分辨率,其分辨率=1/2N(或者或者=输入满量程电压输入满量程电压/2N)l在工程上常用相对满度的百分值来表示分辨率。
在工程上常用相对满度的百分值来表示分辨率。
例如上述例如上述10位的分辨率为位的分辨率为0.1%(即(即1/210),),而而12位的分辨率为位的分辨率为0.025%(即(即1/212)。
)。
l也可直接用输出的位数来表示分辨率。
也可直接用输出的位数来表示分辨率。
精度(误差)指标精度(误差)指标(a)量化误差量化误差(理想与实际的最大误差;理想情况下输出(理想与实际的最大误差;理想情况下输出=输入)输入)ADC的量化误差是一种固有误差,也称作舍入误差。
的量化误差是一种固有误差,也称作舍入误差。
量化误差为量化误差为1LSB量化误差为量化误差为1/2LSB01V:
000(0);12V:
001
(1);67V:
110(6);78V:
111(7)假设满量程假设满量程FS=8V这里这里1LSB=8/23=8/8=1(V)00.5V:
000(0);0.51.5V:
001
(1);5.5=2.4V;VOL=2V;VIL=4.45V;VOL=3.5V;VIL=1.5V。
CMOS电平使用注意:
电平使用注意:
CMOS结构内部寄生有可控硅结结构内部寄生有可控硅结构,当输入或输入管脚高于构,当输入或输入管脚高于Vcc一定值(比如一些芯片一定值(比如一些芯片是是0.7V)时,电流足够大的话,可能引起闩锁效应,导)时,电流足够大的话,可能引起闩锁效应,导致芯片的烧毁。
致芯片的烧毁。
在在CMOS芯片上,为了防止静电造成损芯片上,为了防止静电造成损坏,不用的管脚不能悬空坏,不用的管脚不能悬空,一般接上拉电阻产生较低输,一般接上拉电阻产生较低输入阻抗,提供泄荷通路。
入阻抗,提供泄荷通路。
vECL:
EmitterCoupledLogic发射极耦合逻辑电路发射极耦合逻辑电路(差分结构)(差分结构)Vcc=0V;Vee=-5.2V;VOH=-0.88V;VOL=-1.72V;VIH=-1.24V;VIL=-1.36V。
ECL电平使用注意:
不同电平不能直接驱动,中间可用电平使用注意:
不同电平不能直接驱动,中间可用交流耦合、电阻网络或专用芯片进行转换。
交流耦合、电阻网络或专用芯片进行转换。
ECL电平为电平为射随输出结构,必须有电阻拉到一个直流偏置电压。
射随输出结构,必须有电阻拉到一个直流偏置电压。
仅供参考!
仅供参考!
(4)参考电源与工作电源的要求参考电源与工作电源的要求l参考电源(电压或电流)也称基准电源,是参考电源(电压或电流)也称基准电源,是ADC将将模拟量转换成数字量时用的基准源。
因此,模拟量转换成数字量时用的基准源。
因此,为保证为保证转换精度,基准电源必须是高精度的稳定电源,一转换精度,基准电源必须是高精度的稳定电源,一般不要与工作电源(如信号产生电源)合用般不要与工作电源(如信号产生电源)合用。
(5)工作环境的考虑工作环境的考虑l工作环境对保证一个系统的性能有很大关系,例如工作环境对保证一个系统的性能有很大关系,例如环境温度的变化范围、电网对转换器的干扰是否严环境温度的变化范围、电网对转换器的干扰是否严重等等。
重等等。
此外,在此外,在ADC的使用中还应注意有关事项,例如:
的使用中还应注意有关事项,例如:
是否要进行调零和满量程调整;是否要外接时钟等。
是否要进行调零和满量程调整;是否要外接时钟等。
对于对于DAC的应用知识,基本与的应用知识,基本与ADC类似类似三、取样三、取样/保持电路的原理和参数保持电路的原理和参数l取样取样/保持电路(保持电路(S/H电路)是数据采集系统中电路)是数据采集系统中常用的一个部件,常用于常用的一个部件,常用于逐次逼近型逐次逼近型A/D转换转换器的前端,器的前端,以提高以提高允许允许输入到输入到A/D转换器的模转换器的模拟信号的最高频率拟信号的最高频率(参见后面(参见后面“在在A/D转换器转换器前是否要接入取样前是否要接入取样/保持电路?
保持电路?
”的讨论)的讨论)。
SamplingHolding这里并不是指提高输入信号本身的频率,而是指提高这里并不是指提高输入信号本身的频率,而是指提高这里并不是指提高输入信号本身的频率,而是指提高这里并不是指提高输入信号本身的频率,而是指提高为保证为保证为保证为保证A/DA/D能正常工作而最高允许输入的信号频率!
能正常工作而最高允许输入的信号频率!
能正常工作而最高允许输入的信号频率!
能正常工作而最高允许输入的信号频率!
(1)工作原理及主要参数工作原理及主要参数l取样取样/保持电路的基本原理非常保持电路的基本原理非常简单,只要用一个开关简单,只要用一个开关S和一个和一个保持电容保持电容CH即可组成。
其中的即可组成。
其中的开关开关S一般并非机械开关。
一般并非机械开关。
l当开关闭合时,电容当开关闭合时,电容CH充电充电达到输入信号电平达到输入信号电平(“取样取样”状态)状态);l当开关断开后,电容当开关断开后,电容CH保持这保持这个电平个电平(“保持保持”状态)状态)。
四图四图3-15(三图三图4-19)取样取样/保持电路中输入与输出的关系保持电路中输入与输出的关系黑色输入信号;黑色输入信号;红色输出信号红色输出信号此段此段输入输入和和输出输出信号相等而重合信号相等而重合理想的保持电压值理想的保持电压值捕获时间捕获时间孔径时间孔径时间平顶平顶误差误差完整过程:
在完整过程:
在tt00前输出处于保持状态。
在前输出处于保持状态。
在tt00时电路取样,而输出在时电路取样,而输出在tt11时达时达到输入信号值。
然后输出到输入信号值。
然后输出vo(t)跟着输入跟着输入vi(t)变化而变化。
直到电路在变化而变化。
直到电路在tt22时发出保持命令、再次置于保持状态为止。
而到时发出保持命令、再次置于保持状态为止。
而到tt33时开关时开关S才真正断开。
才真正断开。
4个主要参数个主要参数最理想的保持电压值最理想的保持电压值捕获时间(捕获时间(TAC)lTAC定义为从定义为从开始取样开始取样到到取样完成即输出取样完成即输出等于输入等于输入这一段延迟时间,即这一段延迟时间,即t0与与t1之间之间的时间,它主要取决于电路的时间常数,的时间,它主要取决于电路的时间常数,并与输入信号变化有关。
并与输入信号变化有关。
l由前图可见,要求取样脉冲宽度大于捕由前图可见,要求取样脉冲宽度大于捕获时间(取样脉冲相当于使开关获时间(取样脉冲相当于使开关S闭合)。
闭合)。
取样取样/保持电路的主要参数保持电路的主要参数孔径时间(孔径时间(TAP)又称断开延时时间又称断开延时时间lTAP定义为从定义为从发出保持命令发出保持命令到到开关真正断开关真正断开开这一段延迟时间,即这一段延迟时间,即t2与与t3之间的时间。
之间的时间。
此时间取决于开关类型。
在高速采集应用此时间取决于开关类型。
在高速采集应用中,常要求此时间小于中,常要求此时间小于1ns。
l由前图可见,在孔径时间内,输入信号的由前图可见,在孔径时间内,输入信号的任何变化,都会引入输出信号的变化任何变化,都会引入输出信号的变化/误误差差(输出信号这时本应保持不变的)(输出信号这时本应保持不变的),这,这称作称作孔径误差孔径误差。
取样取样/保持电路的主要参数保持电路的主要参数保持电压下降保持电压下降(又称保持误差)(又称保持误差)l在保持期间内,电容器在保持期间内,电容器CH上电上电压的下降值压的下降值(理想情况下本应(理想情况下本应不变)不变)。
l它主要是由于电容的放电与能它主要是由于电容的放电与能量耗散造成的。
量耗散造成的。
取样取样/保持电路的主要参数保持电路的主要参数平顶误差(平顶误差()l前图中有一很小的跳变电压前图中有一很小的跳变电压,称作平顶称作平顶误差。
误差。
它是由于当使用它是由于当使用MOS管作开关管作开关(而非机械开关)时,在断开过程中,(而非机械开关)时,在断开过程中,MOS管上控制电压的幅度变化通过极间管上控制电压的幅度变化通过极间电容而传送到电容器电容而传送到电容器CH上所产生的幅值上所产生的幅值跳变。
跳变。
l近期设计的取样近期设计的取样/保持电路,利用内部补保持电路,利用内部补偿电路可使这个误差大为减小。
偿电路可使这个误差大为减小。
取样取样/保持电路的主要参数保持电路的主要参数四图四图3-17(三图三图4-21)通用型取样通用型取样/保保持电路持电路LF398外部连线图外部连线图l外接保持电容外接保持电容CH要用高质量的电容器,例要用高质量的电容器,例如聚四氟乙烯电容。
如聚四氟乙烯电容。
其数值选择要根据捕其数值选择要根据捕获时间获时间TAC、平顶误差、平顶误差和保持电压下降这和保持电压下降这三个指标来综合考虑。
三个指标来综合考虑。
l图中图中AC调零电位器用于减少平顶误差调零电位器用于减少平顶误差。
l对于较大的逻辑电平幅值,可减小上图中对于较大的逻辑电平幅值,可减小上图中的的10pF电容。
电容。
lLF398的孔径时间的孔径时间TAP40ns。
讨论:
讨论:
在在A/D转换器前是否要接入取样转换器前是否要接入取样/保持电路?
保持电路?
l众所周知,众所周知,根据取样定理,每根据取样定理,每一通道的取样频率必须大于该通一通道的取样频率必须大于该通道的模拟信号频谱中最高频率成道的模拟信号频谱中最高频率成分的两倍以上。
分的两倍以上。
l但是在实际的数据采集系统中,但是在实际的数据采集系统中,取样频率并不是决定允许输入模取样频率并不是决定允许输入模拟信号最高频率的唯一因素。
拟信号最高频率的唯一因素。
l如果考虑到采集精度,则会对输入如果考虑到采集精度,则会对输入信号的最高频率有十分严格的限制信号的最高频率有十分严格的限制,特别是系统中采用特别是系统中采用逐次逼近式逐次逼近式A/D转换器且输入模拟信号的幅值达到转换器且输入模拟信号的幅值达到A/D转换器的满量程时,这时所允转换器的满量程时,这时所允许的输入模拟信号最高频率可能会许的输入模拟信号最高频率可能会明显地低于明显地低于在同一取样频率下取样在同一取样频率下取样定理所允许的输入模拟信号最高频定理所允许的输入模拟信号最高频率。
率。
例:
有一单通道采集系统,例:
有一单通道采集系统,A/D转换器采用逐次转换器采用逐次逼近式,其转换时间逼近式,其转换时间Tconv=10s,位数为位数为10位。
位。
A/D转换器前不接取样转换器前不接取样/保持电路的情况保持电路的情况l根据转换时间根据转换时间Tconv=10s,可以令取样频率可以令取样频率小于小于100kHz,即,即1/(10s),以保证,以保证在在ADC内部的一个取样内部的一个取样脉冲周期内脉冲周期内能完成一次转换。
能完成一次转换。
依据取样定理
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- ADC 部分 分析