数字电路课程设计数字频率计设计报告Word文档格式.docx
- 文档编号:15236313
- 上传时间:2022-10-28
- 格式:DOCX
- 页数:8
- 大小:20.16KB
数字电路课程设计数字频率计设计报告Word文档格式.docx
《数字电路课程设计数字频率计设计报告Word文档格式.docx》由会员分享,可在线阅读,更多相关《数字电路课程设计数字频率计设计报告Word文档格式.docx(8页珍藏版)》请在冰豆网上搜索。
电路由放大整形电路、时基电路、逻辑控制电路、计数锁存电路及译码显示电路组成。
能够较精准的测量幅值在0.2V~5V的正弦波、三角波、方波的频率。
测量范围能够达到1Hz~9999Hz。
关键词:
频率计,TTL芯片,数字电路
Abstract
Inthispaper,adesignofsimpledigitalcymometerbasedontheTTLseriseschipswasdescribed.Thisdesignisbasedontheknowledgeaboutthedigitalcircuitwelearned.Itconsistsofamplifierandshapingcircuit,time-basecircuit,controlcircuit,latchcircuitanddecodingcountshowcircuit.Itcanbeusedtoaccuratelydetectthefrequencyofsinewave,trianglewaveandsquarewaveaccuratelythattheamplitudeisbetween0.2Vand5V.Detectingrangecanbeachieved1Hz~9.99kHz..
Keywords:
cymometer,theTTLserieschips,digitalcircuit
TOC\o"
1-3"
\h\uHYPERLINK\l"
_Toc234898046"
摘要PAGEREF_Toc234898046\hI
HYPERLINK\l"
_Toc234898047"
关键词PAGEREF_Toc234898047\hI
_Toc234898048"
AbstractPAGEREF_Toc234898048\hII
_Toc234898049"
引言PAGEREF_Toc234898049\h1
_Toc234898050"
1总体方案设计PAGEREF_Toc234898050\h2
_Toc234898051"
2单元电路设计PAGEREF_Toc234898051\h3
_Toc234898052"
2.1放大整形电路PAGEREF_Toc234898052\h3
_Toc234898053"
2.1.1方案一PAGEREF_Toc234898053\h3
_Toc234898054"
2.1.2方案二PAGEREF_Toc234898054\h4
_Toc234898055"
2.1.3方案对比PAGEREF_Toc234898055\h4
_Toc234898056"
2.2时基电路PAGEREF_Toc234898056\h5
_Toc234898057"
2.2.1方案一PAGEREF_Toc234898057\h5
_Toc234898058"
2.2.2方案二PAGEREF_Toc234898058\h5
_Toc234898059"
2.2.3方案对比PAGEREF_Toc234898059\h6
_Toc234898060"
2.3逻辑控制电路PAGEREF_Toc234898060\h6
_Toc234898061"
2.4计数器PAGEREF_Toc234898061\h7
_Toc234898062"
2.5锁存器PAGEREF_Toc234898062\h8
_Toc234898063"
3主要参数计算PAGEREF_Toc234898063\h9
_Toc234898064"
3.1时基电路参数PAGEREF_Toc234898064\h9
_Toc234898065"
3.2逻辑控制电路PAGEREF_Toc234898065\h9
_Toc234898066"
4总体电路设计PAGEREF_Toc234898066\h10
_Toc234898067"
5仿真结果PAGEREF_Toc234898067\h12
_Toc234898068"
6实物测试结果分析PAGEREF_Toc234898068\h14
_Toc234898069"
7体会与心得PAGEREF_Toc234898069\h15
_Toc234898070"
8参考文献PAGEREF_Toc234898070\h16
_Toc234898071"
附录一电路实物图PAGEREF_Toc234898071\h17
_Toc234898072"
附录二元件清单PAGEREF_Toc234898072\h18
引言
在电子技术中,频率是一个重要参量。
应用计数法原理制成的数字式频率测量仪器具有精确度高,测频范围宽,便于实现测量过程自动化等一系列突出特点,所以数字式频率测量计(简称数字式频率计)已成为目前测量频率的主要仪器。
总体方案设计
图1组成框图
2
5
放大整形电路
锁存器
逻辑控制电路
闸门电路
译码显示器
计数器
时基电路
1
3
6
被测信号经过放大整形整形之后变成计数器所要求的脉冲信号1。
标准时间基准信号2由时基电路提供其高电平持续时间为1s,计数器对1s时间中的脉冲计数,当1s信号结束时,时基电路产生信号2,闸门电路关闭,逻辑控制电路产生锁存信号6是显示器上的数字稳定,清零信号5是计数器从0开始计数。
若在闸门时间1s内计数器计得的脉冲个数为N,则被测信号频率为N(Hz)。
各信号的时序图如图二所示。
图2波形关系
单元电路设计
对信号的放大功能由三极管构成放大电路来实现,对信号整形的功能由施密特触发器来实现。
施密特触发器电路是一种特殊的数字器件,一般的数字电路器件当输入起过一定的阈值,其输出一种状态,当输入小于这个阈值时,转变为另一个状态,而施密特触发器不是单一的阈值,而是两个阈值,一个是高电平的阈值,输入从低电平向高电平变化时,仅当大于这个阈值时才为高电平,而从高电平向低电平变化时即使小于这个阈值,其仍看成为高电平,输出状态不这;
低电平阈值具有相同的特点。
方案一
放大整形电路由三极管与与非门组成。
三极管构成的放大器将输入频率为fx的周期信号如正弦波、三角波、等进行放大。
将电源电压设为5V,当输入信号幅值比较大时,会出现线性失真,将放大后的波形幅度控制在5V以内。
与非门构成施密特触发器对放大器的输出信号进行整形,使之成为矩形脉冲。
电路图如图3所示。
图3放大整形电路
方案二
放大部分同方案一,整形部分是由555构成的施密特整形电路。
电路图如图4所示。
方案对比
用与非门构成的施密特触发器因为阈值电压易受受温度、电源电压及干扰的影响,稳定性较差。
而555定时器的比较器灵敏度高,输出驱动电路大,并且且555定时器构成的施密特触发器结构简单,而且抗干扰能力比用与非门构成的施密特触发器要强,因此选用方案二。
图4555构成的施密特触发器
图5时基电路
时基电路的作用是产生一个标准时间信号(高电平持续时间为1s)可用定时器555构成的多谐振荡器作为时基电路。
多谐振荡器又称矩形波发生器,电路不具有稳定状态,但是具有两个暂稳态,当电路由一个暂稳态过渡到另一个暂稳态是,其“触发”信号是由电路内部电容充(放)电提供的,因此无需外部触发脉冲,电路工作就是在两个暂稳态之间来回转换。
在此方案中时基信号2由引脚3输出。
脉宽由电阻R1、R2及电容C4决定。
电路图如图5所示。
555定时器内部的比较器灵敏度高,而且采用差分电路形式,用555定时器组成的多谐振荡器的振荡频率受电源电压和温度变化的影响很小。
时基电路可用晶体振荡器和分频器构成。
晶振频率取32768Hz,晶振产生脉冲经分频器14级二分频后输出2Hz脉冲(高、低电平各持续1s)。
方案一中晶振分频产生标准时间精度要高于方案二中的555多谐振荡器产生的标准时间。
但是555定时器电路元件较少,结构简单使用较方便。
而且由于设计要求精度不是很高,所以采用方案二。
根据图2所示波形,在时基信号2结束时产生的下跳沿来产生锁存信号6,锁存信号6的下跳沿又用来产生清零信号5.脉冲信号6和5可由两个单稳态触发器74LS123产生,它们的脉冲宽度有电路的时间常数决定。
电路如图6所示。
图6控制电路
74LS123的功能表如下:
由74LS123的功能表可得当MR=B=1、触发脉冲从A端输入时,在触发脉冲的负跳变作用下,输出端Q可获得一个正脉冲,端可获得一负脉冲。
74LS123的12、13引脚的输出的波形关系正好满足图2所示波形5和6要求。
手动复位开关S按下时,计数器清零。
表174LS123的功能表
该部分常用的二—五—十进制异步计数器74LS90。
将Q0与CPB相连,脉冲从CPA输入,构成8421BCD码十进制计数器。
其功能表如表2所示
表274LS90功能表
当R9
(1)R9
(2)=0,且R0
(1)R0
(2)=0时,计数器工作。
计数器电路如图7所示,R9
(1)=0,R0
(1)=SIGNAL5(SINGAL5为逻辑控制电路产生的清零信号)。
CPA输入要计数的脉冲。
计数电路如图7所示。
图7计数锁存译码显示电路
在1s的标准时间信号高电平结束时,锁存器将计数器此时所计得的数进行锁存,使显示器上能够稳定地显示此时计数器的值。
如图2所示1s计数时间结束时,逻辑控制电路发出锁存信号6,将此时计数器的值送译码显示器。
可选用8D锁存器74LS273可以完成上述功能。
当时钟脉冲CP的正跳变到来时,锁存器的输出等于输入,即Q=D。
从而将计数器的输出值送到锁存器的输出端。
正脉冲结束后,无论D为何值,输出端Q的状态人保持原来的状态不变。
所以在计数期间内,计数器的输出不会送到译码器显示器,即显示器的示数不会变。
计数锁存译码显示电路如图7。
主
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 课程设计 数字频率计 设计 报告