数字电路与逻辑设计实验报告.docx
- 文档编号:30662609
- 上传时间:2023-08-19
- 格式:DOCX
- 页数:8
- 大小:96.83KB
数字电路与逻辑设计实验报告.docx
《数字电路与逻辑设计实验报告.docx》由会员分享,可在线阅读,更多相关《数字电路与逻辑设计实验报告.docx(8页珍藏版)》请在冰豆网上搜索。
数字电路与逻辑设计实验报告
数字电路与逻辑设计实验报告
实验名称:
Quartus原理图输入法设计与实现
学院:
信息与通信工程学院
班级:
2012211103
姓名:
ABC
学号:
ABC
一、实验名称:
QuartusII原理图输入法设计
二、实验任务要求:
1.用逻辑门实现一个半加器,仿真验证其功能,并生成新的半加器图形模块单元。
2.用实验内容一中生成的半加器模块和逻辑门实现一个全加器,仿真验证其功能,并下载到实验板上测试,要求用拨码开关设定输入信号,发光二极管显示输出信号。
3.用D触发器设计一个4位可自启动的环形计数器,仿真验证其功能,并下载到实验板测试。
要求:
用发光二极管显示时钟信号和输出信号。
三、设计思路与过程:
1、半加器的实现:
半加器是能够实现两个1位二进制数码相加求得和数及向高位进位的逻辑电路。
设被加数和加数用变量A、B表示,求得的和、向高位进位用变量S、C表示,则可得如下真值表:
AB
SC
00
00
01
10
10
10
11
01
由真值表可以写出S、C的函数表达式:
所以半加器用一个异或门和一个与门即可实现。
2、全加器的实现(可用1中封装好的半加器)
全加器是实现两个1位二进制数及低位来的进位相加(即将3个1位二进制数相加),求得和数及向高位进位的逻辑电路。
在该全加器中,A1、B1分别表示输入的被加数、加数,C_1表示低位来的进位,S1、C1分别表示本位和、高位的进位。
可得该电路的真值表:
A1B1C_1
S1C1
000
00
001
10
010
10
011
01
100
10
101
01
110
01
111
11
由真值表可得S1、C1的卡诺图为
C_1AB
00
01
11
10
0
0
1
0
1
1
1
0
1
0
得
同理可得
3、四位计数器的实现:
反馈信号是:
各个触发器的状态方程为:
由状态方程式可以得到状态转移表和状态转移图。
0000
0000
0001
0010
0010
0100
0011
0110
0100
1000
0101
1010
0110
1100
0111
1110
1000
0001
1001
0011
1010
0101
1011
0111
1100
1001
1101
1011
1110
1101
1111
1111
不能自启动,修改反馈函数为:
四、实验原理图:
1、半加器
2、全加器
3、环形计数器
五、仿真波形图:
1.半加器:
2.全加器:
3.计数器:
六、仿真波形分析:
1.半加器:
半加器是能实现两个1位二进制数相加求得和数及向高位进位的逻辑电路,加数和被加数分别用a,b表示,求得的和与向高位进位用变量so,co来表示。
易得co=ab,so=a⊕b,故只有当a,b同时为高位时,co才输出高位,只要当a,b不同时,则so输出高位。
波形与理论完全符合。
2.全加器:
全加器是实现两个1位二进制数及低位来的进位相加(即将3个二进制数相加)求得和数及向高位进位的逻辑电路。
以8个电平为一个周期,当A1低,B1高,C_1低,A1低,B1低,C_1高,A1高,B1低,C_1低或A1,B1,C_1均为高时,本位和S1才为高,其余为低电平,同理,A1低,B1,C_1为高,A1、B1都高,C_1低,A1、C_1为高、B1低,或A1,B1,C_1均为高时,向高位进位C1才为高,否则为低电平。
理论波形与仿真波形一致。
3.计数器:
四位计数器在0001—0010—0100—1000之间循环,即一个循环周期内,q0,q1,q2,q3依次呈现高电平,理论波形与仿真波形相符。
七、故障及问题分析:
故障1、连接全加器电路时,不能调用半加器。
原因:
未将已实现功能的半加器封装。
解决方法:
将原设计好的半加器文件调用出来,运行后执行File/CreatUpdate/CreatsymbolfilesforcurrentFile即可。
故障2、不能产生仿真波形,设置输入端口时,时间间隔过大时,不能设置下一个输入端口的时间间隔。
原因:
未将波形文件(.vwf)存储,结束时间过小。
解决方法:
点击File/Saveas,将其存入原理图的文件夹中,设置结束时间;点击Edit/Endtime.将时间设置大一点,由于用的是MAXII开发板,其分辨时间不低于5us,其截止时间应该大于5us。
故障3、波形过紧或过宽,不能看到完整的一个周期的波形。
原因:
倍率没有设置好。
解决方法:
点击波形仿真界面的ZoomTime,左击表示放大,右击表示缩小,便可获得恰当的比例。
也有可能时间间隔过大导致的。
故障4、不能进行下载。
原因:
未进行引脚设定。
解决方法:
在波形仿真成功的前提下,点击Assigment/Pins,进行引脚的设定。
故障5、下载完成后,对应拨码开关不能实现F的正确输出。
原因:
设置的对应引脚不正确。
解决方法:
查看引脚的设置,看输入是否对应相应的高地位。
八、总结与结论:
由于是首次使用QuartusII软件,在实验过程中,遇到了很多麻烦,当然,在经过一个下午的实验,基本上完成了实验要求,在这个过程中,我收获了很多知识,提高了多方面的能力。
在实现半加器和全加器的过程中,根据老师的讲解,以及书上的提示,很快完成了实验。
但是下载时遇到了问题。
实验中,我们用的是MAXII的开发板,以可编程EPM1270144C5为核心,由于在下载前没有对引脚进行锁定,需要自己进行设置,设置后必须下载到电路板,才能使电路板工作。
将前两个要求做完后,基本上没有时间去做第三个了,所以回来自己安装软件,完成了第三个实验。
总之,在这次实验中,我基本上掌握了QuartusII的基本用法,能对简单的逻辑电路进行波形仿真,下载进行测试,并知道了MAXII实验板的基本功能,以后我会对QuartusII软件进行更深入的了解与研究应用。
在这次实验中,我发现了自己的一大缺点——不够细心,出现了很多小错误,只要细心点,就完全可以避免的,在以后的实验和学习中,我会加强这方面的练习,以减少实验中的错误,用最少的时间做最多的事。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 逻辑设计 实验 报告